74HC595PW,118

74HC595PW ist ein 8-Bit-Schieberegister mit seriellem Eingang/seriellem oder parallelem Ausgang, einem Speicherregister und 3-State-Ausgängen. Schiebe- und Speicherregister verfügen über separate Takte. Der Baustein verfügt über einen seriellen Eingang (DS) und einen seriellen Ausgang (Q7S), wodurch eine Kaskadierung ermöglicht wird, und einen asynchronen Reset (MR)-Eingang. Ein LOW-Zustand an MR\ setzt das Schieberegister zurück. Daten werden an den LOW-zu-HIGH-Übergängen des SHCP-Eingangs verschoben. Die Daten im Schieberegister werden bei einem LOW-zu-HIGH-Übergang des STCP-Eingangs in das Speicherregister übertragen. Bei Verbindung beider Takte ist das Schieberegister dem Speicherregister immer einen Taktimpuls voraus. Die Daten im Speicherregister werden am Ausgang bereitgestellt, wenn sich der OE\ im LOW-Zustand befindet. Bei einem HIGH-Zustand an OE\ gehen die Ausgänge in einen hochimpedanten OFF-Zustand über. Der Betrieb des OE\-Eingangs hat keinen Einfluss auf den Status des Registers. Die Eingänge verfügen über Begrenzungsdioden.

• Direktes Zurücksetzen und Leeren des Schieberegisters (SRCLR)
• Schieberegister-Ausgabefrequenz, typ.: 100MHz
• CMOS-Eingangspegel
• Entspricht dem JEDEC-Standard Nr. 7A

Anwendungen

Industrie, Unterhaltungselektronik