Seite drucken
MT53E2G64D8TN-046 WT:C
DRAM, Mobile LPDDR4, 128 Gbit, 2G x 64 Bit, 2.133 GHz, LFBGA, 556 Pin(s)
Abbildung ggf. ähnlich. Alle Angaben ohne Gewähr. Ausschlaggebend sind die Produktinformationen des Herstellers.
HerstellerMICRON
HerstellerteilenummerMT53E2G64D8TN-046 WT:C
Bestellnummer4050886
Technisches Datenblatt
Bestellbar
melden Sie sich bei Interesse hier an
| Menge | |
|---|---|
| 1+ | CHF 200.490 |
| 5+ | CHF 196.480 |
Preiseinheit:Stück
Minimum: 1
Mehrere: 1
CHF 200.49 (ohne MwSt.)
Hinweis zur Position hinzufügen
Nur für diese Bestellung zu Ihrer Auftragsbestätigung, Rechnung und Versandanzeige hinzugefügt.
Diese Nummer wird der Auftragsbestätigung, der Rechnung, dem Versandschein, der Webbestätigungs-E-Mail und dem Etikett hinzugefügt.
Produktspezifikationen
HerstellerMICRON
HerstellerteilenummerMT53E2G64D8TN-046 WT:C
Bestellnummer4050886
Technisches Datenblatt
DRAM-AusführungMobile LPDDR4
Speicherdichte128Gbit
Speicherkonfiguration2G x 64 Bit
Taktfrequenz, max.2.133GHz
IC-Gehäuse / BauformLFBGA
Anzahl der Pins556Pin(s)
Versorgungsspannung, nom.1.1V
IC-MontageOberflächenmontage
Betriebstemperatur, min.-25°C
Betriebstemperatur, max.85°C
Produktpalette-
SVHCNo SVHC (17-Dec-2015)
Produktbeschreibung
MT53E2G64D8TN-046 WT:C is a 16Gb mobile low-powerDDR4 SDRAM with low VDDQ. It is a high-speed, CMOS dynamic random-access memory device. This device is internally configured with 2 channels or 1 channel ×16 I/O, each channel having 8-banks. It has selectable output drive strength (DS), clock-stop capability. It has programmable VSS (ODT) termination, single-ended CK and DQS support.
- Operating voltage is 1.10V (VDD2)/0.60V or 1.10V (VDDQ)
- 2Gig x 64 configuration, LPDDR4, 8 die addressing, C design
- Packaging style is 556-ball LFBGA 12.4 x 12.4 x 1.23mm (Ø0.24 SMD)
- Cycle time is 046 = 468ps, ᵗCK RL = 36/40, clock rate is 2133MHz
- Operating temperature range is –25°C to +85°C, data rate per pin is 4266Mb/s
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL), Upto 8.5 GB/s per die x16 channel
- Programmable and on-the-fly burst lengths (BL = 16,32), partial-array self refresh (PASR)
- Directed per-bank refresh for concurrent bank operation and ease of command scheduling
Technische Spezifikationen
DRAM-Ausführung
Mobile LPDDR4
Speicherkonfiguration
2G x 64 Bit
IC-Gehäuse / Bauform
LFBGA
Versorgungsspannung, nom.
1.1V
Betriebstemperatur, min.
-25°C
Produktpalette
-
Speicherdichte
128Gbit
Taktfrequenz, max.
2.133GHz
Anzahl der Pins
556Pin(s)
IC-Montage
Oberflächenmontage
Betriebstemperatur, max.
85°C
SVHC
No SVHC (17-Dec-2015)
Technische Dokumente (1)
Gesetzgebung und Umweltschutz
Herkunftsland:
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:Taiwan
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:Taiwan
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Tarif-Nr.:85423239
US ECCN:EAR99
EU ECCN:NLR
RoHS-konform:Ja
RoHS
RoHS-Phthalate-konform:Ja
RoHS
SVHC:No SVHC (17-Dec-2015)
Produkt-Konformitätszertifikat herunterladen
Produkt-Konformitätszertifikat
Gewicht (kg):.000001
Produktnachverfolgung