Imprimer la page
MT53E2G64D8TN-046 WT:C
DRAM, Mobile LPDDR4, 128 Gbit, 2G x 64 bits, 2.133 GHz, LFBGA, 556 Broche(s)
Image non contractuelle – Proposée seulement à titre d'illustration. Veuillez vous reporter au descriptif technique.
Disponible sur commande
manifestez votre intérêt ici
| Quantité | Prix (hors TVA) |
|---|---|
| 1+ | CHF 200.490 |
| 5+ | CHF 196.480 |
Prix pour :Pièce
Minimum: 1
Multiple: 1
CHF 200.49 (sans TVA)
Note à la ligne
Ajouté à votre confirmation de commande, à votre facture et à votre note d’expédition pour cette commande uniquement.
Ce numéro sera ajouté à la confirmation de commande, à la facture, au bon d’expédition, à l’e-mail de confirmation Web et à l’étiquette.
Informations produit
FabricantMICRON
Réf. FabricantMT53E2G64D8TN-046 WT:C
Code Commande4050886
Fiche technique
Type DRAMMobile LPDDR4
Densité de mémoire128Gbit
Configuration mémoire2G x 64 bits
Fréquence d'horloge Max.2.133GHz
IC Boîtier/PaquetLFBGA
Nbre de broches556Broche(s)
Tension d'alimentation nominale1.1V
Montage CIMontage en surface
Température d'utilisation min-25°C
Température d'utilisation Max.85°C
Gamme de produit-
SVHCNo SVHC (17-Dec-2015)
Aperçu du produit
La MT53E2G64D8TN-046 WT:C est une SDRAM DDR4 mobile basse consommation 16Go avec une faible VDDQ. Il s'agit d'un périphérique mémoire à accès aléatoire dynamique CMOS à grande vitesse. Ce composant est configuré en interne avec 2 canaux ou 1 canal de 16 E/S, chaque canal ayant 8 banques. Il a une force d'entraînement de sortie sélectionnable (DS), une capacité d'arrêt d'horloge. Il dispose d'une borne VSS (ODT) programmable et d'une prise en charge asymétrique CK et DQS.
- Tension d'utilisation de 1,10V (VDD2)/0,60V ou 1,10V (VDDQ)
- Configuration 2Gig x 64, LPDDR4, adressage 8 die, conception C
- Boîtier LFBGA 556 billes, 12,4 x 12.4 x 1.23mm (Ø0.24 CMS)
- Le temps de cycle est de 046 = 468ps, ᵗCK RL = 36/40, Horloge 2133MHz
- Température d'utilisation de -25°C à +85°C, débit de données par broche 4266 Mo/s
- Architecture DDR 16n prefetch, 8 banques internes par canal pour un fonctionnement simultané
- Entrée CMD/ADR à débit de données unique, stroboscope de données bidirectionnel/différentiel par voie d'octets
- Latences de lecture et d'écriture programmables (RL/WL), jusqu'à 8,5Go/s par die x16 canaux
- Longueurs de rafale programmables et à la volée (BL = 16,32), rafraîchissement partiel de la matrice (PASR)
- Rafraîchissement dirigé par banque pour un fonctionnement simultané et une facilité de planification des commandes
Spécifications techniques
Type DRAM
Mobile LPDDR4
Configuration mémoire
2G x 64 bits
IC Boîtier/Paquet
LFBGA
Tension d'alimentation nominale
1.1V
Température d'utilisation min
-25°C
Gamme de produit
-
Densité de mémoire
128Gbit
Fréquence d'horloge Max.
2.133GHz
Nbre de broches
556Broche(s)
Montage CI
Montage en surface
Température d'utilisation Max.
85°C
SVHC
No SVHC (17-Dec-2015)
Documents techniques (1)
Législation et Questions environnementales
Pays d'origine :
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :Taiwan
Pays dans lequel la dernière étape de production majeure est intervenue
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :Taiwan
Pays dans lequel la dernière étape de production majeure est intervenue
N° de tarif :85423239
US ECCN:EAR99
EU ECCN:NLR
Conforme RoHS :Oui
RoHS
Conforme à la norme RoHS Phthalates:Oui
RoHS
SVHC :No SVHC (17-Dec-2015)
Télécharger le certificat de conformité du produit
Certificat de conformité du produit
Poids (kg) :.000001
Traçabilité des produits