MT41K512M16VRP-107 IT:P

Der MT41K512M16VRP-107 IT:P ist ein als TwinDie ausgeführter DDR3L-SDRAM für Kfz-Anwendungen, der mit einer Versorgungsspannung von 1.35V läuft. Der dynamische High-Speed-CMOS-Speicherbaustein ist intern als zwei 8-Bank-DDR3L-SDRAMs organisiert. Der DDR3L-SDRAM verwendet eine Architektur mit doppelter Datenrate für den High-Speed-Betrieb. Es handelt sich dabei um eine 8n-Prefetch-Architektur mit einer Schnittstelle, die zwei Datenwörter pro Taktzyklus an den I/O-Kugeln überträgt. Ein einzelner Lese- oder Schreibzugriff besteht aus einer 8n-Bit breiten, einen Taktzyklus dauernden Datenübertragung am internen DRAM-Core und acht entsprechenden n-Bit breiten, einen halben Taktzyklus dauernden Datenübertragungen an den I/O-Kugeln. Der DDR3-SDRAM arbeitet mit einem differentiellen Takt (CK und CK#). Der Übergang von CK auf HIGH und von CK# auf LOW gilt als positive Flanke von CK. Steuer-, Befehls- und Adresssignale werden bei jeder positiven Flanke von CK registriert.

• Abwärtskompatibel zu VDD = VDDQ = 1.5V ± 0.075V
• Differenzielle, bidirektionale Datenübernahme, 8n-Bit-Prefetch-Architektur
• Nominelle und dynamische On-Die-Termination (ODT) für Data-, Strobe- , und Mask-Signale
• Programmierbare CAS-Latenz (CL) (LESEN), programmierbare additive Latenz (AL) für gepostete CAS
• Feste Burst-Länge (BL) von 8 und Burst-Chop (BC) von 4 (über das Mode-Register-Set [MRS])
• Self-Refresh-Temperatur (SRT), automatischer Self-Refresh (ASR), Write Levelling
• AEC-Q100, PPAP-Unterlagen, 8D-Ansprechzeit
• FBGA-Gehäuse mit 96 Kugeln
• Industrieller Temperaturbereich: -40°C ≤ TC ≤ +95°C
• Zykluszeit : 1.07ns bei CL = 13 (DDR3-1866); Konfiguration: 512 Meg x 16