74HC1G00GW,125

Le 74HC138D est un dispositif CMOS Si-Gate haute vitesse et compatible broche à broche avec les TTL faible puissance Schottky (LSTTL). Le décodeur 74HC138D accepte trois entrées d'adresse pondérées binaires (A0, A1 et A3) et lorsqu'il est activé il fournit 8 sorties mutuellement exclusives actives à l'état BAS (Y0 à Y7) . Ce dispositif comporte trois entrées de validation: deux actives à l'état BAS (E1 et E2) et une active à l'état HAUT (E3). Chaque sortie est à l'état HAUT sauf si E1 et E2 sont à l'état BAS et E3 est HAUT. Cette fonction de validation multiple permet une extension parallèle facile vers un décodeur 1-à-32 (5 lignes à 32 lignes) avec seulement quatre circuits intégrés 74HC138D et un onduleur. Ce dispositif peut être utilisé comme un démultiplexeur à huit sorties en utilisant l'une des entrées de validation actives à l'état BAS comme entrée de données et les entrées de validation restantes en tant que stroboscopes. Mettre de façon permanente les entrées de validation inutilisées à leur état actif HAUT ou BAS approprié.

• Capacité de démultiplexage
• Entrée multiple permettant une extension facile
• Conforme aux normes JEDEC N° 7A
• Idéal pour le décodage des circuit de sélection de mémoire
• Sorties Active à l'état BAS mutuellement exclusives
• HBM EIA/JESD22-A114-F dépasse 2000V
• MM EIA/JESD22-A115-A dépasse 200V