Imprimer la page
MT53E1G32D2FW-046 AIT:B
DRAM, AEC-Q100, LPDDR4, 32 Gbit, 1G x 32bits, 2.133 GHz, TFBGA, 200 Broche(s)
Image non contractuelle – Proposée seulement à titre d'illustration. Veuillez vous reporter au descriptif technique.
1’094 En Stock
Vous en voulez davantage ?
Livraison EXPRESS en 1-2 jours ouvrés
Commandez avant 17h00
Livraison standard GRATUITE
pour les commandes de CHF 0.00 et plus
Les délais de livraison exacts seront calculés lors du paiement
| Quantité | Prix (hors TVA) |
|---|---|
| 1+ | CHF 65.420 |
| 5+ | CHF 63.320 |
| 10+ | CHF 61.230 |
| 25+ | CHF 59.510 |
Prix pour :Pièce
Minimum: 1
Multiple: 1
CHF 65.42 (sans TVA)
Note à la ligne
Ajouté à votre confirmation de commande, à votre facture et à votre note d’expédition pour cette commande uniquement.
Ce numéro sera ajouté à la confirmation de commande, à la facture, au bon d’expédition, à l’e-mail de confirmation Web et à l’étiquette.
Informations produit
FabricantMICRON
Réf. FabricantMT53E1G32D2FW-046 AIT:B
Code Commande3935599
Fiche technique
Type DRAMLPDDR4
Densité de mémoire32Gbit
Configuration mémoire1G x 32bits
Fréquence d'horloge Max.2.133GHz
IC Boîtier/PaquetTFBGA
Nbre de broches200Broche(s)
Tension d'alimentation nominale1.1V
Montage CIMontage en surface
Température d'utilisation min-40°C
Température d'utilisation Max.95°C
Gamme de produit-
SVHCNo SVHC (17-Dec-2015)
Aperçu du produit
MT53E1G32D2FW-046 AIT:B is an automotive LPDDR4X/LPDDR4 SDRAM. The 16Gb mobile low-power DDR4 SDRAM with low VDDQ (LPDDR4X) is a high-speed, CMOS dynamic random-access memory device. This device is internally configured with 1 channel ×16 I/O, having 8-banks.
- Frequency range: 2133–10MHz (data rate range per pin: 4266–20Mb/s)
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL), programmable and on-the-fly burst lengths (BL =16/32)
- Directed per-bank refresh for concurrent bank operation and ease of command scheduling
- On-chip temperature sensor to control self refresh rate, partial-array self refresh (PASR)
- Selectable output drive strength (DS), clock-stop capability, single-ended CK and DQS support
- 1 Gig x 32 (2 channels x 16 I/O) array configuration
- 200-ball TFBGA package, AEC-Q100 qualified
- Operating temperature range from -40°C to +95°C
Spécifications techniques
Type DRAM
LPDDR4
Configuration mémoire
1G x 32bits
IC Boîtier/Paquet
TFBGA
Tension d'alimentation nominale
1.1V
Température d'utilisation min
-40°C
Gamme de produit
-
SVHC
No SVHC (17-Dec-2015)
Densité de mémoire
32Gbit
Fréquence d'horloge Max.
2.133GHz
Nbre de broches
200Broche(s)
Montage CI
Montage en surface
Température d'utilisation Max.
95°C
MSL
MSL 3 - 168 heures
Documents techniques (1)
Législation et Questions environnementales
Pays d'origine :
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :Taiwan
Pays dans lequel la dernière étape de production majeure est intervenue
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :Taiwan
Pays dans lequel la dernière étape de production majeure est intervenue
N° de tarif :85423239
US ECCN:EAR99
EU ECCN:NLR
Conforme RoHS :Oui
RoHS
Conforme à la norme RoHS Phthalates:Oui
RoHS
SVHC :No SVHC (17-Dec-2015)
Télécharger le certificat de conformité du produit
Certificat de conformité du produit
Poids (kg) :.000001
Traçabilité des produits