MT48LC16M16A2P-6A IT:G

MT48LC16M16A2P-6A IT: G est AN SDRAM SDR. Il s'agit d'une mémoire CMOS haute vitesse à accès aléatoire dynamique contenant 268435456 bits. Elle est configurée en interne comme une DRAM quadri-banque avec une interface synchrone (tous les signaux sont enregistrés sur le front positif du signal d'horloge, CLK). Chacune des banques de 67 108 864 bits du x4 est organisée en 8192 lignes sur 2048 colonnes sur 16 bits. Chacune des banques de 67 108 864 bits du x8 sont organisées en 8192 lignes sur 1024 colonnes sur 8 bits. Chacune des banques de 67 108 864 bits du x16 sont organisées en 8192 lignes sur 512 colonnes sur 16 bits. La SDRAM 256Mo est conçue pour fonctionner dans des systèmes de mémoire 3,3V. Un mode de rafraîchissement automatique est fourni, ainsi qu'un mode d'économie d'énergie et de mise hors tension. Toutes les entrées et les sorties sont - compatibles LVTTL.

• Entièrement synchrone, tous les signaux sont enregistrés sur le front positif de l'horloge système
• Fonctionnement en pipeline interne; l'adresse de la colonne peut être modifiée à chaque cycle d'horloge
• Banque interne pour masquer l'accès à la rangée/temps de pré-charge
• Précharge automatique, inclut les modes de précharge automatique et de rafraîchissement automatique
• Entrées et sorties compatibles LVTTL
• Alimentation 3.3V ±0.3V
• Fréquence d'horloge de 167MHz, synchronisation – temps de cycle: 6ns à CL = 3 (x8, x16 seulement)
• 16 Meg x 16 architecture
• Boîtier TSOP II, 54 broches
• Température industrielle de -40°C à 85°C

Avertissements

La forte demande du marché pour ce produit, entraîné une augmentation des délais. Les dates de livraison peuvent varier. Produit exempt de remises.