ADCLK854BCPZ-REEL7

ADCLK854 est un buffer de sortie LVDS/CMOS 1,2 GHz/250MHz optimisé pour un fonctionnement à faible gigue et faible consommation d'énergie. Les configurations possibles vont de 12 LVDS à 24 CMOS, y compris des combinaisons de sorties LVDS et CMOS. Trois lignes de contrôle sont utilisées pour déterminer si des blocs fixes de sorties (trois bancs de quatre) sont des sorties LVDS ou CMOS. L'ADCLK854 offre deux entrées sélectionnables et une fonction de mode veille. L'état de la broche IN-SEL détermine quelle entrée est déployée sur toutes les sorties. La broche SLEEP active un mode veille pour éteindre le composant L'entrée d'horloge accepte divers types de niveaux logiques asymétriques et différentiels, notamment LVPECL, LVDS, HSTL, CML et CMOS. Les applications typiques sont la distribution d'horloge à faible gigue, la restauration de signaux d'horloge et de données, l'adaptation de niveau, les communications sans fil, les communications filaires, l'imagerie médicale et industrielle, l'ATE et l'instrumentation haute performance.

• 2 entrées différentielles sélectionnables et sorties LVDS/CMOS sélectionnables
• Jusqu'à 12 sorties LVDS (1,2GHz) ou 24 CMOS (250MHz)
• <lt/>12mW par canal (fonctionnement à 100MHz)
• Gigue intégrée 54fs rms (12KHz à 20MHz) et gigue aléatoire large bande 150fs rms
• Délai de propagation typique de 2,0ns (LVDS) et montée/descente de sortie typique de 135ps (LVDS)
• Sorties LVDS 50ps dans le même biais de sortie de banque (LVDS)
• Commande programmable par broche et fonction mode veille
• Alimentation 1.8V
• Boîtier LFCSP-EP 48 broches
• Température d'utilisation de -40°C à 85°C

Remarques

Les produits ADI sont autorisés (et vendus) uniquement pour une utilisation par le client et ne doivent pas être revendus ou transmis d'aucune manière à une tierce partie.