Seite drucken
MT62F1G32D2DS-023 IT:C
DRAM, Mobile LPDDR5, 32 Gbit, 1G x 32 Bit, 4.266 GHz, TFBGA, 315 Pin(s)
Abbildung ggf. ähnlich. Alle Angaben ohne Gewähr. Ausschlaggebend sind die Produktinformationen des Herstellers.
HerstellerMICRON
HerstellerteilenummerMT62F1G32D2DS-023 IT:C
Bestellnummer4050900
Technisches Datenblatt
576 auf Lager
Ihr Bedarf geht darüber hinaus?
1–2 Werktage Lieferzeit
Standard-Lieferung bei Bestellung vor 17:00 Uhr
| Menge | |
|---|---|
| 1+ | CHF 34.390 |
| 5+ | CHF 33.140 |
| 10+ | CHF 31.890 |
| 25+ | CHF 30.750 |
| 50+ | CHF 27.800 |
Preiseinheit:Stück
Minimum: 1
Mehrere: 1
CHF 34.39 (ohne MwSt.)
Bestellnr. /Hinweis zur Position hinzufügen
Nur für diese Bestellung zu Ihrer Auftragsbestätigung, Rechnung und Versandanzeige hinzugefügt.
Diese Nummer wird der Auftragsbestätigung, der Rechnung, dem Versandschein, der Webbestätigungs-E-Mail und dem Etikett hinzugefügt.
Produktspezifikationen
HerstellerMICRON
HerstellerteilenummerMT62F1G32D2DS-023 IT:C
Bestellnummer4050900
Technisches Datenblatt
DRAM-AusführungMobile LPDDR5
Speicherdichte32Gbit
Speicherkonfiguration1G x 32 Bit
Taktfrequenz, max.4.266GHz
IC-Gehäuse / BauformTFBGA
Anzahl der Pins315Pin(s)
Versorgungsspannung, nom.1.05V
IC-MontageOberflächenmontage
Betriebstemperatur, min.-40°C
Betriebstemperatur, max.95°C
Produktpalette-
SVHCNo SVHC (17-Dec-2015)
Produktbeschreibung
MT62F1G32D2DS-023 IT:C is a mobile LPDDR5 SDRAM.
- Architecture: 17.1GB/s maximum bandwidth per channel, selectable CKR (WCK:CK = 2:1 or 4:1)
- Frequency range: 1067–5MHz (data rate range per pin: 8533–40Mb/s with WCK:CK = 4:1)
- Data interface: single x16 channel/die, double-data-rate command/address entry
- Differential command clocks (CK-t/CK-c) for high-speed operation, differential data clocks
- 16n-bit or 32n-bit prefetch architecture
- Bank architecture: 8-bank (8B) mode, bank group (BG) mode, and 16-bank (16B) mode supported
- Command-selectable burst lengths (BL = 16 or 32) in bank group or 16-bank modes
- Partial-array self refresh (PASR) and partial-array auto refresh (PAAR) with segment mask
- 4GB (32Gb) total density, 8533Mb/s data rate per pin
- 315-ball TFBGA package, -40°C ≤ Tc ≤ +95°C operating temperature
Technische Spezifikationen
DRAM-Ausführung
Mobile LPDDR5
Speicherkonfiguration
1G x 32 Bit
IC-Gehäuse / Bauform
TFBGA
Versorgungsspannung, nom.
1.05V
Betriebstemperatur, min.
-40°C
Produktpalette
-
Speicherdichte
32Gbit
Taktfrequenz, max.
4.266GHz
Anzahl der Pins
315Pin(s)
IC-Montage
Oberflächenmontage
Betriebstemperatur, max.
95°C
SVHC
No SVHC (17-Dec-2015)
Technische Dokumente (2)
Gesetzgebung und Umweltschutz
Herkunftsland:
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:Taiwan
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:Taiwan
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Tarif-Nr.:85423239
US ECCN:EAR99
EU ECCN:NLR
RoHS-konform:Ja
RoHS
RoHS-Phthalate-konform:Ja
RoHS
SVHC:No SVHC (17-Dec-2015)
Produkt-Konformitätszertifikat herunterladen
Produkt-Konformitätszertifikat
Gewicht (kg):.004536
Produktnachverfolgung